1：邏輯器件的互連總則
在不同邏輯電平器件之間進(jìn)行互連時(shí)主要考慮以下幾點(diǎn)：
- 電平關(guān)系，必須保證在各自的電平范圍內(nèi)工作，否則，不能滿(mǎn)足正常邏輯功能，嚴(yán)重時(shí)會(huì)燒毀芯片。
- 驅(qū)動(dòng)能力，必須根據(jù)器件的特性參數(shù)仔細(xì)考慮，計(jì)算和試驗(yàn)，否則很可能造成隱患，在電源波動(dòng)，受到干擾時(shí)系統(tǒng)就會(huì)崩潰。
- 時(shí)延特性，在高速信號(hào)進(jìn)行邏輯電平轉(zhuǎn)換時(shí)，會(huì)帶來(lái)較大的延時(shí)，設(shè)計(jì)時(shí)一定要充分考慮其容限。
選用電平轉(zhuǎn)換邏輯芯片時(shí)應(yīng)慎重考慮，反復(fù)對(duì)比。通常邏輯電平轉(zhuǎn)換芯片為通用轉(zhuǎn)換芯片，可靠性高，設(shè)計(jì)方便，簡(jiǎn)化了電路，但對(duì)于具體的設(shè)計(jì)電路一定要考慮以上三種情況，合理選用。
對(duì)于數(shù)字電路來(lái)說(shuō)，各種器件所需的輸入電流、輸出驅(qū)動(dòng)電流不同，為了驅(qū)動(dòng)大電流器件、遠(yuǎn)距離傳輸、同時(shí)驅(qū)動(dòng)多個(gè)器件，都需要審查電流驅(qū)動(dòng)能力：輸出電流應(yīng)大于負(fù)載所需輸入電流；另一方面，TTL、CMOS、ECL等輸入、輸出電平標(biāo)準(zhǔn)不一致，同時(shí)采用上述多種器件時(shí)應(yīng)考慮電平之間的轉(zhuǎn)換問(wèn)題。
我們?cè)陔娐吩O(shè)計(jì)中經(jīng)常遇到不同的邏輯電平之間的互連，不同的互連方法對(duì)電路造成以下影響：
- 對(duì)邏輯電平的影響。應(yīng)保證合格的噪聲容限（Vohmin－Vihmin≥0.4V，Vilmax－Volmax ≥0.4V)，并且輸出電壓不超過(guò)輸入電壓允許范圍。
- 對(duì)上升/下降時(shí)間的影響。應(yīng)保證Tplh和Tphl滿(mǎn)足電路時(shí)序關(guān)系的要求和EMC的要求。
- 對(duì)電壓過(guò)沖的影響。過(guò)沖不應(yīng)超出器件允許電壓絕對(duì)最大值，否則有可能導(dǎo)致器件損壞。
TTL和CMOS的邏輯電平關(guān)系如下圖所示：
圖1： TTL和CMOS的邏輯電平關(guān)系圖
圖2：低電壓邏輯電平標(biāo)準(zhǔn)
3.3V的邏輯電平標(biāo)準(zhǔn)如前面所述有三種，實(shí)際的3.3V TTL/CMOS邏輯器件的輸入電平參數(shù)一般都使用LVTTL或3.3V邏輯電平標(biāo)準(zhǔn)（一般很少使用LVCMOS輸入電平），輸出電平參數(shù)在小電流負(fù)載時(shí)高低電平可分別接近電源電壓和地電平（類(lèi)似LVCMOS輸出電平），在大電流負(fù)載時(shí)輸出電平參數(shù)則接近LVTTL電平參數(shù)，所以輸出電平參數(shù)也可歸入3.3V邏輯電平，另外，一些公司的手冊(cè)中將其歸納如LVTTL的輸出邏輯電平，也可以。
在下面討論邏輯電平的互連時(shí)，對(duì)3.3V TTL/CMOS的邏輯電平，我們就指的是3.3V邏輯電平或LVTTL邏輯電平。
常用的TTL和CMOS邏輯電平分類(lèi)有：5V TTL、5V CMOS、3.3V TTL/CMOS、3.3V/5V Tol.、和OC/OD門(mén)。
其中：
3.3V/5V Tol.是指輸入是3.3V邏輯電平，但可以忍受5V電壓的信號(hào)輸入。
3.3V TTL/CMOS邏輯電平表示不能輸入5V信號(hào)的邏輯電平，否則會(huì)出問(wèn)題。
注意某些5V的CMOS邏輯器件，它也可以工作于3.3V的電壓，但它與真正的3.3V器件（是LVTTL邏輯電平）不同，比如其VIH是2.31V（＝0.7×3.3V，工作于3.3V）（其實(shí)是LVCMOS邏輯輸入電平），而不是2.0V，因而與真正的3.3V器件互連時(shí)工作不太可靠，使用時(shí)要特別注意，在設(shè)計(jì)時(shí)最好不要采用這類(lèi)工作方式。
值得注意的是有些器件有單獨(dú)的輸入或輸出電壓管腳，此管腳接3.3V的電壓時(shí)，器件的輸入或輸出邏輯電平為3.3V的邏輯電平信號(hào)，而當(dāng)它接5V電壓時(shí)，輸入或輸出的邏輯電平為5V的邏輯電平信號(hào)，此時(shí)應(yīng)該按該管腳上接的電壓的值來(lái)確定輸入和輸出的邏輯電平屬于哪種分類(lèi)。
對(duì)于可編程器件（EPLD和FPGA）的互連也要根據(jù)器件本身的特點(diǎn)進(jìn)行處理。
以上5種邏輯電平類(lèi)型之間的驅(qū)動(dòng)關(guān)系如下表：
上表中打鉤（√）的表示邏輯電平直接互連沒(méi)有問(wèn)題，打星號(hào)（?）的表示要做特別處理。
對(duì)于打星號(hào)（?）的邏輯電平的互連情況，具體見(jiàn)后面說(shuō)明。
一般對(duì)于高邏輯電平驅(qū)動(dòng)低邏輯電平的情況如簡(jiǎn)單處理估計(jì)可以通過(guò)串接10－1K歐的電阻來(lái)實(shí)現(xiàn)，具體阻值可以通過(guò)試驗(yàn)確定，如為可靠起見(jiàn)，可參考后面推薦的接法。從上表可看出OC/OD輸出加上拉電阻可以驅(qū)動(dòng)所有邏輯電平，5V TTL和3.3V /5VTol.可以被所有邏輯電平驅(qū)動(dòng)。所以如果您的可編程邏輯器件有富裕的管腳，優(yōu)先使用其OC/OD輸出加上拉電阻實(shí)現(xiàn)邏輯電平轉(zhuǎn)換；其次才用以下專(zhuān)門(mén)的邏輯器件轉(zhuǎn)換。對(duì)于其他的不能直接互連的邏輯電平，可用下列邏輯器件進(jìn)行處理。
TI的AHCT系列器件為5V TTL輸入、5V CMOS輸出。
TI的LVC/LVT系列器件為T(mén)TL/CMOS邏輯電平輸入、3.3V TTL（LVTTL）輸出，也可以用雙軌器件替代。
注意：不是所有的LVC/LVT系列器件都能夠運(yùn)行5V TTL/CMOS輸入，一般只有帶后綴A的和LVCH/LVTH系列的可以，具體可以參考其器件手冊(cè)。
2：5V TTL門(mén)作驅(qū)動(dòng)源
·驅(qū)動(dòng)3.3V TTL/CMOS
通過(guò)LVC/LVT系列器件（為T(mén)TL/CMOS邏輯電平輸入，LVTTL邏輯電平輸出）進(jìn)行轉(zhuǎn)換。
·驅(qū)動(dòng)5V CMOS
可以使用上拉5V電阻的方式解決，或者使用AHCT系列器件（為5V TTL輸入、5VCMOS輸出）進(jìn)行轉(zhuǎn)換。
3：3.3V TTL/CMOS門(mén)作驅(qū)動(dòng)源
·驅(qū)動(dòng)5V CMOS
使用AHCT系列器件（為5V TTL輸入、5V CMOS輸出）進(jìn)行轉(zhuǎn)換（3.3V TTL電平（LVTTL）與5V TTL電平可以互連）。
4：5V CMOS門(mén)作驅(qū)動(dòng)源
·驅(qū)動(dòng)3.3V TTL/CMOS
通過(guò)LVC/LVT器件（輸入是TTL/CMOS邏輯電平，輸出是LVTTL邏輯電平）進(jìn)行轉(zhuǎn)換。
5：2.5V CMOS邏輯電平的互連
隨著芯片技術(shù)的發(fā)展，未來(lái)使用2.5V電壓的芯片和邏輯器件也會(huì)越來(lái)越多，這里簡(jiǎn)單談一下2.5V邏輯電平與其他電平的互連，主要是談一下2.5V邏輯電平與3.3V邏輯電平的互連。（注意：對(duì)于某些芯片，由于采用了優(yōu)化設(shè)計(jì)，它的2.5V管腳的邏輯電平可以和3.3V的邏輯電平互連，此時(shí)就不需要再進(jìn)行邏輯電平的轉(zhuǎn)換了。）
1)3.3V TTL/CMOS邏輯電平驅(qū)動(dòng)2.5V CMOS邏輯電平
2.5V的邏輯器件有LV、LVC、AVC、ALVT、ALVC等系列，其中前面四種系列器件工作在2.5V時(shí)可以容忍3.3V的電平信號(hào)輸入，而ALVC不行，所以可以使用LV、LVC、AVC、ALVT系列器件來(lái)進(jìn)行3.3V TTL/CMOS邏輯電平到2.5V CMOS邏輯電平的轉(zhuǎn)換。
2)2.5V CMOS邏輯電平驅(qū)動(dòng)3.3V TTL/CMOS邏輯電平
2.5V CMOS邏輯電平的VOH為2.0V，而3.3V TTL/CMOS的邏輯電平的VIH也為2.0V，所以直接互連的話可能會(huì)出問(wèn)題（除非3.3V的芯片本身的VIH參數(shù)明確降低了）。此時(shí)可以使用雙軌器件SN74LVCC3245A來(lái)進(jìn)行2.5V邏輯電平到3.3V邏輯電平的轉(zhuǎn)換，另外，使用OC/OD們加上拉電阻應(yīng)該也是可以的。
