來源：內(nèi)容由半導(dǎo)體行業(yè)觀察（ID：icbank）編譯自「designnews」，謝謝。

摩爾定律可能還沒有死，但它肯定在 28nm 工藝節(jié)點(diǎn)之外受到了重大挑戰(zhàn)。幸運(yùn)的是，有一些方法可以擴(kuò)展摩爾定律的成本、功能和尺寸優(yōu)勢。其中一種方法就是使用chiplet（或模塊化管芯），通過將單個(gè)硅die替換為多個(gè)在統(tǒng)一封裝解決方案中協(xié)同工作的較小die，從而有效地繞過摩爾定律。

與單片微芯片相比，這種方法提供了更多的硅來添加晶體管。因此，預(yù)計(jì)小芯片將回到自 1965 年以來一直是半導(dǎo)體業(yè)務(wù)基石經(jīng)濟(jì)的兩年翻番周期。

據(jù) Omdia 稱，在制造過程中使用小芯片的處理器微芯片的全球市場將在 2024 年擴(kuò)大到 58 億美元，比 2018 年的 6.45 億美元增長九倍。

許多主要的芯片制造商正在將小芯片集成到他們的設(shè)計(jì)中。例如，英特爾最近透露了其先進(jìn)封裝戰(zhàn)略的新增內(nèi)容，并推出了兩種新的 3D 芯片堆疊技術(shù)——Foveros Direct 和 Foveros Omi。到 2023 年，這兩種封裝技術(shù)都將準(zhǔn)備好進(jìn)行大規(guī)模生產(chǎn)。前者涉及可以在其上堆疊chiplet的基片。相反，Omni 將允許底部模具與頂部模具的尺寸不同。

小芯片并非沒有挑戰(zhàn)，但它們確實(shí)提供了許多好處。使用小芯片方法，供應(yīng)商可以從庫中的模塊化die菜單中進(jìn)行選擇。小芯片可以具有不同的功能和工藝節(jié)點(diǎn)，它們可以混合搭配，然后組裝在現(xiàn)有的高級(jí)封裝或新架構(gòu)中。

是什么推動(dòng)了小芯片的發(fā)展？Kandou創(chuàng)始人兼首席執(zhí)行官 Amin Shokrollahi博士認(rèn)為，有五個(gè)因素的組合：

1、芯片流片成本上升。mask本身可能價(jià)值數(shù)百萬美元。

2、越來越大的芯片的趨勢。一些已經(jīng)達(dá)到了光罩限制，而另一些則剛剛遭受了良率損失。

3、將小芯片綁定在一起的多種技術(shù)的可用性，包括精細(xì)幾何和傳統(tǒng)的有機(jī)封裝基板。

4、需要在特定于該功能的工藝節(jié)點(diǎn)和代工廠中擁有每個(gè)功能。小芯片允許混合和匹配不同的幾何形狀和不同的代工廠。

5、需要靈活地提供產(chǎn)品以滿足各種市場需求。小芯片使多個(gè)產(chǎn)品能夠由相同的幾個(gè)小芯片制成。

芯片設(shè)計(jì)人員如何為他們的產(chǎn)品利用小芯片封裝？雖然重要的半導(dǎo)體 EDA 工具公司提供專有軟件，但大多數(shù)市場尚無法使用小芯片工具。此外，仍在為這種新興技術(shù)制定標(biāo)準(zhǔn)。但是有一些關(guān)鍵的考慮將有助于今天的設(shè)計(jì)師。

Shokrollahi 解釋說，重要的是要意識(shí)到在小芯片之間使用精細(xì)幾何互連會(huì)導(dǎo)致一些產(chǎn)量損失、制造復(fù)雜性和整體問題。

“有一些方法可以有效集成小芯片，完全避免使用精細(xì)幾何互連，”Shokrollahi 說?！笆褂?SerDes 連接安裝在傳統(tǒng)有機(jī)封裝基板上的小芯片可以避免這些問題。低功耗、超短距離 USR/XSR SerDes 是小芯片之間高速互連的首選解決方案?！?/span>

仔細(xì)地將大芯片細(xì)分為tile是一門藝術(shù)。做得好，收益會(huì)很大。一個(gè)常見的錯(cuò)誤是擁有一個(gè)只有 SerDes 的 I/O 小芯片，這導(dǎo)致該 I/O 小芯片太小，浪費(fèi)了縮小較大主處理塊的機(jī)會(huì)。Shokrollahi 說，更好的方法是將盡可能多的 I/O 子系統(tǒng)放在 I/O 小芯片上。這可以包括 TCP 卸載、數(shù)據(jù)包分段、信用管理、前向糾錯(cuò)和成幀塊，以及 SerDes。該解決方案需要一個(gè)通向 I/O 小芯片的管道，而不僅僅是 SerDes。

處理小芯片通?？梢砸云戒佇问綇?fù)制。這些tile使不同的產(chǎn)品具有不同數(shù)量的小芯片tile。在這個(gè) tile 解決方案中只需要兩種類型的小芯片，一種是 tile 小芯片，一種是 I/O 小芯片。路由器結(jié)構(gòu)或環(huán)面網(wǎng)絡(luò)通常被設(shè)計(jì)為管理彼此不相連的tile之間的連接。

Shokrollahi 指出，OIF(Optical Internetworking Forum ) 的兩個(gè)項(xiàng)目將為連接小芯片的 SerDes 制定互操作性協(xié)議 (IA)。第一個(gè)是CEI-112G-MCM（多芯片模塊）項(xiàng)目，第二個(gè)是CEI-112-XSR項(xiàng)目。MCM項(xiàng)目使用CNRZ-5調(diào)制；XSR 項(xiàng)目使用 PAM-4 調(diào)制。這兩個(gè)正在進(jìn)行的項(xiàng)目具有不同的特性，并以不同的方式進(jìn)行了優(yōu)化?；?MCM IA 的 SerDes 可能具有較低的功率，并且在粗管應(yīng)用中很有用?；?XSR IA 的 SerDes 在細(xì)管應(yīng)用中很有用，并且與現(xiàn)有系統(tǒng)更兼容。

使用 SerDes 與這兩個(gè) IA 中的任何一個(gè)來連接 MCM 內(nèi)的小芯片可以簡化開發(fā)，因?yàn)樗鼈儽苊饬司?xì)幾何互連，例如芯片上晶圓基板 ( CoWoS ) 或 INFO，Shokrollahi 表示。SerDes 實(shí)現(xiàn)的延遲比在細(xì)間距interposer上使用導(dǎo)線的延遲略高。然而，低速互連的慢時(shí)鐘速率意味著這些解決方案可能具有至少兩個(gè)慢時(shí)鐘的延遲。SerDes 解決方案還具有必須解決的錯(cuò)誤率。XSR PAM-4 SerDes 實(shí)現(xiàn)旨在通過傳統(tǒng)的前向糾錯(cuò) (FEC) 塊提高 1E-9 的原始錯(cuò)誤率。MCM CNRZ-5 SerDes 實(shí)現(xiàn)旨在通過最小的低延遲 FEC 將原始錯(cuò)誤率提高到 1E-15。