DEF 全稱Design Exchange Format, 用于電路物理信息交互，是將數(shù)字實(shí)現(xiàn)前后端連接起來的橋梁。目前常用的DEF version 是5.8, 在DEF 中可以定義如下信息，本文不解析每一部分的含義，只概述做物理綜合需要的部分信息。DEF file 有如下限定：
標(biāo)識(shí)符的長度不能超過2048 個(gè)字符，如net 跟cell 的名字，通常如果設(shè)計(jì)中的某些cell 名字太長，在綜合結(jié)束后都會(huì)做change_name 的動(dòng)作，將其名字長度限定在2048 個(gè)字符之內(nèi)； DEF 中的聲明都是以';' 結(jié)束，而且必須在';'前加一個(gè)空格。 DEF 中每個(gè)section 都只能指定一次，而且以'END SECTION' 結(jié)尾，DEF 文件通常都比較大，在拿到DEF 后可以用『 grep END 』來check 在當(dāng)前的DEF file 中定義了哪些Section. DEF 中，除了NETS section 中 + ORIGINAL 之外，所有的objects 必須先定義后使用，其中一部分objects 從netlist 中讀入，一部分objects 從techlef/lef 中讀入，一部分objects 在DEF 中定義。
DEF 頭部包含：
- Units distance microns, 此處為2000.
其他部分都好理解，需要特別說一下Units, 這個(gè)units 的定義不是隨心所欲可以改的，協(xié)議規(guī)定該值必須小于等于tech lef 中在DATABASE MICRONS 中指定的值，最好兩邊值一致，在某些先進(jìn)工藝點(diǎn)，如果兩個(gè)值定義不一致，VIA 會(huì)出現(xiàn)偏移。該值用于DEF 中實(shí)際距離的計(jì)算，如果為2000 則表示 1um = 2000 units, 所有合法值為： 
Properties and Die Area
需要在Properties 部分定義DEF 用到的所有Property, 同時(shí)Core2Die 的距離也在Properties 部分定義，到目前為止除了7nm H300 其他工藝對(duì)Core2Die 的距離無特殊要求，7nm H300 有特別具體的要求，否則會(huì)出現(xiàn)Track 偏移的問題。DIEAREA 定義了當(dāng)前設(shè)計(jì)的形狀及大小，如果是矩形為兩個(gè)坐標(biāo)，如果是多邊形會(huì)有一串坐標(biāo)。對(duì)應(yīng)的坐標(biāo)值除以Units distance microns 中units 的值即為實(shí)際的距離。
ROWS
所有的std cell 都需要擺放在ROW 上，所以在DEF 中需要將所有用到的SITE 都定義全，SITE 從Tech lef 中讀入。
在DEF 中有幾個(gè)section 的定義都需要指定方向，在ROW 的定義中也會(huì)指定方向，DEF 中的有效方向有以下幾種。在上例中每兩條相鄰ROW 的方向差180 度，這樣做的目的是：多條ROW 共用電源跟地。
TRACKs
要給每層可用于routing 的layer 定義好track 否則繞線資源不可用。這段原文描述比較好，翻譯過來會(huì)變味，原文欣賞：'
Defines the routing grid for a standard cell-based design. Typically, the routing grid is generated when the floorplan is initialized. The first track is located at an offset from the placement grid set by the OFFSET value for the layer in the LEF file. The track spacing is the PITCH value for the layer defined in LEF.'
所有的hard macro 都應(yīng)該定義為placed 或fixed. 將所有的physical only cell 都寫出來，占位置； 如果有power swtich 最好也寫出來，占坑； 所有的hard macro 都應(yīng)該有l(wèi)ef, 否則工具無法知道其形狀，也會(huì)報(bào)錯(cuò)； 不要把STD cell 寫出來，除非某些手工例化且有位置要求的STD cell.
此處的pin 指hard macro 的輸入輸出端口，該部分定義每個(gè)pin 的位置，最好每個(gè)pin 都assign 好位置，但是通常在實(shí)現(xiàn)初期有一些pin 沒用到如DFT 的pin, 沒有位置可以接受。
綜合用的DEF 不需要signal nets, 但一定要把Special nets 寫出來，尤其對(duì)16nm 之后的工藝結(jié)點(diǎn)，Special nets 會(huì)占去許多繞線資源，對(duì)timing 跟Congestion 都有很大影響。Special nets 部分會(huì)用到VIA, 需要將所有用到的VIA 都提前定義好。- Lists the names and geometry definitions of all vias in the design. Two types of vias can be listed: fixed vias and generated vias. All vias consist of shapes on three layers: a cut layer and two routing (or masterslice) layers that connect through that cut layer.
- A fixed via is defined using rectangles or polygons, and does not use a VIARULE. The fixed via name must mean the same via in all associated LEF and DEF files.
- A generated via is defined using VIARULE parameters to indicate that it was derived from a VIARULE GENERATE statement. For a generated via, the via name is only used locally inside this DEF file. The geometry and parameters are maintained, but the name can be freely changed by applications that use this via when writing out LEF and DEF files to avoid possible via name collisions with other DEF files.
Blockages and Regions
Blockages 跟Regions 都屬于設(shè)計(jì)約束，最好不要寫到DEF 中，可以單獨(dú)寫到Tcl 文件中，如在Innovus 中用命令：
“writeFPlanScript -section” 寫出。
綜合用的DEF 基本就包括這些內(nèi)容，至于DEF 的其他部分，以后老驢用到，理解更多有必要的時(shí)候再進(jìn)一步解析。
|
