|
摩爾定律的延伸受到物理極限、巨額資金投入等多重壓力，迫切需要?jiǎng)e開蹊徑推動(dòng)技術(shù)進(jìn)步。而通過先進(jìn)封裝可以相對(duì)輕松地實(shí)現(xiàn)芯片的高密度集成、體積的微型化和更低的成本，這使得臺(tái)積電、英特爾、三星，以及主要封測(cè)代工廠商(OSAT)都對(duì)先進(jìn)封裝給予了高度重視，紛紛布局發(fā)展這方面的能力，chiplet應(yīng)運(yùn)而生。據(jù)Omdia報(bào)告，預(yù)計(jì)到2024年，Chiplet市場(chǎng)規(guī)模將達(dá)到58億美元，2035年則超過570億美元，市場(chǎng)規(guī)模將迎來快速增長。 5日，半導(dǎo)體封裝技術(shù)chiplet徹底出圈，芯源股份/通富微電/晶方科技/華天科技等紛紛漲停。今天我們就來介紹一下這項(xiàng)新技術(shù)。 摩爾定律的延伸受到物理極限、巨額資金投入等多重壓力，迫切需要?jiǎng)e開蹊徑推動(dòng)技術(shù)進(jìn)步。而通過先進(jìn)封裝可以相對(duì)輕松地實(shí)現(xiàn)芯片的高密度集成、體積的微型化和更低的成本，這使得臺(tái)積電、英特爾、三星，以及主要封測(cè)代工廠商(OSAT)都對(duì)先進(jìn)封裝給予了高度重視，紛紛布局發(fā)展這方面的能力。 今年初，英特爾與AMD、Arm、日月光、Google Cloud、Meta、微軟、高通、三星電子和臺(tái)積電等十大行業(yè)巨頭宣布成立 UCIe 產(chǎn)業(yè)聯(lián)盟，共同打造Chiplet互連標(biāo)準(zhǔn)、推進(jìn)開放生態(tài)，并制定了標(biāo)準(zhǔn)規(guī)范“UCIe”。借此，Chiplet或?qū)⒃跇?biāo)準(zhǔn)和生態(tài)層面掀開新篇章。
Chiplet俗稱芯粒，也叫小芯片，它是將一類滿足特定功能的die（裸片），通過die-to-die內(nèi)部互聯(lián)技術(shù)實(shí)現(xiàn)多個(gè)模塊芯片與底層基礎(chǔ)芯片封裝在一起，形成一個(gè)系統(tǒng)芯片，以實(shí)現(xiàn)一種新形式的IP復(fù)用。 當(dāng)前，主流的系統(tǒng)級(jí)芯片都是將多個(gè)負(fù)責(zé)不同類型計(jì)算任務(wù)的計(jì)算單元，通過光刻的形式制作到同一塊晶圓上。以旗艦級(jí)智能手機(jī)的SoC芯片為例，基本都集成了CPU、GPU、DSP、ISP、NPU、Modem等眾多不同功能的計(jì)算單元，以及諸多的接口IP，追求的是高度集成化，利用先進(jìn)制程對(duì)于所有的單元進(jìn)行全面的提升。 而隨著半導(dǎo)體工藝制程持續(xù)向3nm/2nm推進(jìn)，晶體管尺寸已經(jīng)越來越逼近物理極限，所耗費(fèi)的時(shí)間及成本越來越高，同時(shí)所能夠帶來的“經(jīng)濟(jì)效益”的也越來越有限，“摩爾定律”日趨放緩。在此背景下，Chiplet被業(yè)界寄予厚望，或?qū)牧硪粋€(gè)維度來延續(xù)摩爾定律的“經(jīng)濟(jì)效益”。 Chiplet是將原本一塊復(fù)雜的SoC芯片，從設(shè)計(jì)時(shí)就按照不同的計(jì)算單元或功能單元對(duì)其進(jìn)行分解，然后每個(gè)單元選擇最適合的工藝制程進(jìn)行制造，再將這些模塊化的裸片互聯(lián)起來，通過先進(jìn)封裝技術(shù)，將不同功能、不同工藝制造的Chiplet封裝成一個(gè)SoC芯片。 對(duì)于Chiplet技術(shù)的發(fā)展和興起，摩爾精英CEO張競揚(yáng)認(rèn)為，這既是技術(shù)發(fā)展需要，也是經(jīng)濟(jì)規(guī)律的驅(qū)動(dòng)。如今單品出貨上億的手機(jī)SoC研發(fā)成本往往達(dá)到10億美金以上，而物聯(lián)網(wǎng)細(xì)分領(lǐng)域的出貨和利潤難以覆蓋這樣的研發(fā)投入。為此，芯片產(chǎn)業(yè)正在積極探索在單個(gè)封裝里實(shí)現(xiàn)分解SoC，多芯片異構(gòu)集成的Chiplet技術(shù)，來平衡這種研發(fā)投入上升和出貨量下降之間的矛盾。
從其技術(shù)特點(diǎn)和當(dāng)前進(jìn)展綜合來看，Chiplet的優(yōu)勢(shì)可以歸結(jié)為幾個(gè)方面： Chiplet可以大幅提高大型芯片的良率。近年來，隨著高性能計(jì)算、AI等方面的巨大運(yùn)算需求，集成更多功能單元和更大的片上存儲(chǔ)使得芯片不僅晶體管數(shù)量暴增，芯片面積也急劇增大。芯片良率與芯片面積有關(guān)，隨著芯片面積的增大而下降，掩模尺寸700mm2的設(shè)計(jì)通常會(huì)產(chǎn)生大約30%的合格芯片，而150mm2芯片的良品率約為80%。因此，通過Chiplet設(shè)計(jì)將大芯片分成更小的芯片可以有效改善良率，同時(shí)也能夠降低因?yàn)椴涣悸识鴮?dǎo)致的成本增加。 Chiplet可以降低設(shè)計(jì)的復(fù)雜度和設(shè)計(jì)成本。因?yàn)槿绻谛酒O(shè)計(jì)階段，就將大規(guī)模的SoC按照不同的功能模塊分解為一個(gè)個(gè)的芯粒，那么部分芯?？梢宰龅筋愃颇K化的設(shè)計(jì)，而且可以重復(fù)運(yùn)用在不同的芯片產(chǎn)品當(dāng)中。這樣不僅可以大幅降低芯片設(shè)計(jì)的難度和設(shè)計(jì)成本，同時(shí)也有利于后續(xù)產(chǎn)品的迭代，加速產(chǎn)品的上市周期。 而且，把SoC拆分成幾個(gè)關(guān)鍵的“Chiplet”，讓每顆Chiplet能夠同時(shí)出貨到10種甚至更多的應(yīng)用中去平衡研發(fā)成本，能夠避免一顆大SoC芯片設(shè)計(jì)出來后沒有足夠出貨量帶來的巨大損失。 Chiplet還能降低芯片制造的成本。一顆SoC當(dāng)中有著不同的計(jì)算單元，同時(shí)也有SRAM、各種I/O接口、模擬或數(shù)?；旌显?，這其中主要是邏輯計(jì)算單元通常依賴于先進(jìn)制程來提升性能，而其他的部分對(duì)于制程工藝的要求并不高，有些即使采用成熟工藝，也能夠發(fā)揮很好的性能。 所以，將SoC進(jìn)行Chiplet化之后，不同的芯?？梢愿鶕?jù)需要來選擇合適的工藝制程分開制造，然后再通過先進(jìn)封裝技術(shù)進(jìn)行組裝，不需要全部都采用先進(jìn)的制程在一塊晶圓上進(jìn)行一體化制造，這樣可以極大的降低芯片的制造成本。 在多種優(yōu)勢(shì)因素以及市場(chǎng)發(fā)展趨勢(shì)的驅(qū)動(dòng)下，AMD、臺(tái)積電、英特爾、英偉達(dá)等芯片巨頭廠商嗅到了這個(gè)領(lǐng)域的市場(chǎng)機(jī)遇，近年來開始紛紛入局Chiplet。AMD最新幾代產(chǎn)品都極大受益于“SiP + Chiplet”的異構(gòu)系統(tǒng)集成模式；另外，近日蘋果最新發(fā)布的M1 Ultra芯片也通過定制的UltraFusion封裝架構(gòu)實(shí)現(xiàn)了超強(qiáng)的性能和功能水平，包括2.5TB/s的處理器間帶寬?？萍季揞^的動(dòng)態(tài)和布局，無一不反映著如今Chiplet技術(shù)正在得到行業(yè)內(nèi)的認(rèn)可和重視。 據(jù)Omdia報(bào)告，預(yù)計(jì)到2024年，Chiplet市場(chǎng)規(guī)模將達(dá)到58億美元，2035年則超過570億美元，市場(chǎng)規(guī)模將迎來快速增長。 
雖然Chiplet正展現(xiàn)出諸多好處和市場(chǎng)潛力，但是要充分發(fā)揮其效力，仍面臨著一些需要解決的難題和挑戰(zhàn)。其中，解決互聯(lián)標(biāo)準(zhǔn)只是第一步。技術(shù)層面，Chiplet 還面臨著來自先進(jìn)封裝、測(cè)試、軟件配合等多個(gè)方面的挑戰(zhàn)。 1、先進(jìn)封裝 要將Chiplet真正結(jié)合在一起，最終還要依靠先進(jìn)封裝。 目前臺(tái)積電擁有CoWoS/InFO、英特爾擁有EMIB、Fovores 3D等，Chiplet使用的先進(jìn)封裝多種多樣。UCIe1.0標(biāo)準(zhǔn)沒有涵蓋用于在小芯片之間提供物理鏈接的封裝/橋接技術(shù)。在UCIe的定義中，Chiplet可以通過扇出封裝、硅中介層、EMIB連接，甚至可以通過一個(gè)普通的有機(jī)基板連接。只要一個(gè)UCIe小芯片符合標(biāo)準(zhǔn)（包括凸塊間距），它就可以與另一個(gè) UCIe 小芯片通信。 未來隨著Chiplet 技術(shù)的發(fā)展終究會(huì)使小芯片間的互聯(lián)達(dá)到更高的密度，要應(yīng)對(duì)先進(jìn)封裝功能和密度的不斷提升，散熱、應(yīng)力和信號(hào)傳輸?shù)榷际侵卮蟮目简?yàn)。目前頭部的IDM廠商、晶圓代工廠以及封測(cè)企業(yè)都在積極推動(dòng)不同類型的先進(jìn)封裝技術(shù)，以搶占這塊市場(chǎng)。 2、芯片測(cè)試 對(duì)于Chiplet來說，將一顆大的SoC芯片拆分成多個(gè)芯粒，相較于測(cè)試完整芯片難度更大，尤其是當(dāng)測(cè)試某些并不具備獨(dú)立功能的Chiplet 時(shí)，測(cè)試程序更為復(fù)雜。英特爾創(chuàng)新科技前總經(jīng)理謝承儒曾表示，以目前芯片復(fù)雜程度與更復(fù)雜的封裝等，需要相對(duì)應(yīng)測(cè)試技術(shù)，這就像閉眼在森林中跑步一樣，會(huì)非常困難。 眾多芯粒的測(cè)試需要在晶圓階段完成，這就需要更多的探針來同時(shí)完成測(cè)試。特別是對(duì)于3D IC來說，從外部來看，其內(nèi)部就是一個(gè)“黑盒子”，測(cè)試探針只能通過表面的一些點(diǎn)來獲取有限的數(shù)據(jù)量，這也給對(duì)于3D IC的分析測(cè)試帶來了很大的挑戰(zhàn)。 同時(shí)，為了提升合封后的整體良率，Chiplet集成也對(duì)測(cè)試和質(zhì)量管控提出了更高的要求，包括互連線路的信號(hào)質(zhì)量驗(yàn)證、互操作性功能驗(yàn)證、測(cè)試覆蓋率等考慮，此外也對(duì)晶圓級(jí)CP與Chiplet合封后成品FT測(cè)試流程和測(cè)試設(shè)備提出更高挑戰(zhàn)。 張競揚(yáng)表示：“摩爾精英的ATE測(cè)試機(jī)臺(tái)凝聚了頂尖IDM公司二十多年來的研發(fā)成果，并在過去數(shù)百億顆芯片的測(cè)試實(shí)踐中中積累了寶貴的經(jīng)驗(yàn)，幫助客戶應(yīng)對(duì)Chiplet模式下的芯片測(cè)試在效率、成本和質(zhì)量的挑戰(zhàn)?！?/span> 3、EDA工具等軟件配合 Chiplet 的設(shè)計(jì)制造需要 EDA 軟件從架構(gòu)到實(shí)現(xiàn)再到物理設(shè)計(jì)全方位進(jìn)行支持，另外各個(gè) Chiplet 的管理和調(diào)用也需要業(yè)界統(tǒng)一的標(biāo)準(zhǔn)。目前，Chiplet技術(shù)缺乏相關(guān)的EDA工具鏈，以及完整且可持續(xù)性的生態(tài)系統(tǒng)。 技術(shù)層面挑戰(zhàn)之外，用戶需求和Chiplet分工不明確、尚未建立規(guī)模經(jīng)濟(jì)的正向循環(huán)等不確定因素，也可能會(huì)導(dǎo)致供給側(cè)不足，缺乏穩(wěn)定多樣的Chiplet供給等問題出現(xiàn)，多重困擾下，Chiplet需產(chǎn)業(yè)界一起來努力共建生態(tài)繁榮。
根據(jù)我們上面梳理的chiplet的幾項(xiàng)關(guān)鍵技術(shù)，我們梳理出以下相關(guān)概念： 封裝：通富微電、長電科技、晶方科技、華天科技、氣派科技 EDA：華大九天、概倫電子 IP授權(quán)：芯原股份 測(cè)試機(jī)：華峰測(cè)控、光力科技、長川科技 本報(bào)告由研究助理協(xié)助資料整理，由投資顧問撰寫。投資顧問：黃波（登記編號(hào)：A0740620120007） |
|
|
